



(12) **EUROPÄISCHE PATENTANMELDUNG**

(43) Veröffentlichungstag:  
**23.01.2002 Patentblatt 2002/04**

(51) Int Cl.7: **G06K 19/07**

(21) Anmeldenummer: **00115669.4**

(22) Anmeldetag: **20.07.2000**

(84) Benannte Vertragsstaaten:  
**AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU**  
**MC NL PT SE**  
 Benannte Erstreckungsstaaten:  
**AL LT LV MK RO SI**

- Bruecklmayr, Franz-Josef  
 86916 Kaufering (DE)
- Reiner, Robert  
 85579 Neubiberg (DE)
- Schraud, Gerhard, Dr.  
 86415 Mering (DE)
- Sedlak, Holger  
 85658 Eggening (DE)

(71) Anmelder: **Infineon Technologies AG**  
**81669 München (DE)**


(72) Erfinder:  
 • Bader, Martin  
**81667 München (DE)**

(74) Vertreter: **Hermann, Uwe, Dipl.-Ing. et al**  
**Epping, Hermann & Fischer Ridlerstrasse 55**  
**80339 München (DE)**

(54) **Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle**

(57) Um eine Chipkarte mit einer Kontaktschnittstelle (KI) und einer kontaktlosen Schnittstelle (KLI) in einem Schreib/Lesegerät umschalterfrei betreiben zu können, ist die Kontaktschnittstelle (KI) über einen Serienspannungsregler (SR) und die kontaktlose Schnittstelle (KLI) über einen Gleichrichter (GR) und einen Parallelspannungsregler (PR) an die logische Schaltung (LS) innerhalb der Chipkarte gekoppelt. Vorzugsweise wird der Sollwert des Parallelspannungsreglers (PR) nach oben verschoben, wenn der Serienspannungsreg-

ler (SR) Strom zieht. Alternativ dazu kann der Sollwert des Serienspannungsreglers (SR) nach unten verschoben werden, wenn der Parallelspannungsregler (PR) Strom zieht. Es können auch beide Regelungen vorgesehen werden. Auch die anderen Anschlüsse der beiden Schnittstellen (Daten Ein- und Ausgänge, Taktsignale, Rücksetzsignale und Interrupt-Request-Signale) sind so an die logische Schaltung (Controller) angeschlossen, dass keine Schaltmittel zur Umschaltung zwischen den beiden Schnittstellen erforderlich sind.



*Fig. 1*

## Beschreibung

[0001] Die Erfindung betrifft eine Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle sowie mit einer integrierten logischen Schaltung gemäß den Merkmalen des Oberbegriffs des Anspruchs 1.

[0002] Bei solchen Chipkarten, die als Combi- oder auch Dual-Interface-Karten bezeichnet werden, ist bisher eine Vorrichtung zur Umschaltung zwischen den beiden Schnittstellen erforderlich.

[0003] So beschreibt z.B. die DE 3 935 364 C1 eine Chipkarte mit einer Kontaktschnittstelle, einer kontaktlosen Schnittstelle und mit einer zusätzlichen Detektierschaltung, durch welche festgestellt wird, ob von den Kontakten der Kontaktschnittstelle oder von der Antennenspule der kontaktlosen Schnittstelle eine Versorgungsspannung geliefert wird. Wird von den Kontakten der Kontaktschnittstelle die Versorgungsspannung geliefert, so erzeugt die Schaltungsanordnung ein Steuersignal, welches die Kontaktschnittstelle aktiviert, während im Fall, dass die Antennenspule der kontaktlosen Schnittstelle die Versorgungsspannung liefert, vom Steuersignal dieser Schaltungsanordnung die kontaktlose Schnittstelle eingeschaltet wird.

[0004] In WO 96/38814 ist ebenfalls eine Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle beschrieben. Eine in die Chipkarte integrierte Wechsellspannungserkennungsschaltung prüft, ob die Antennenspule der kontaktlosen Schnittstelle eine Wechsellspannung liefert. Wenn dies der Fall ist, wird die kontaktlose Schnittstelle von der Wechsellspannungserkennungsschaltung aktiviert. Wenn im anderen Fall die Wechsellspannungserkennungsschaltung keine Wechsellspannung an der Antennenspule der kontaktlosen Schnittstelle detektiert, schaltet sie die Kontaktschnittstelle der Chipkarte ein.

[0005] Ähnliche Schaltungsanordnungen mit Umschaltvorrichtungen zwischen der kontaktlosen Schnittstelle und der kontaktbehafteten Schnittstelle sind in den parallelen US 5,206,497 und EP 0 424 726 B1 (Anmelder: H.D. Kreft).

[0006] Ziel der vorliegenden Erfindung ist es, eine Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle so zu gestalten, dass keine Schaltungsanordnung zur Umschaltung zwischen den beiden Schnittstellen erforderlich ist.

[0007] Diese Aufgabe wird durch eine Chipkarte mit den Merkmalen des Anspruchs 1 gelöst.

[0008] Weiterbildungen einer solchen Chipkarte sind Gegenstand der Unteransprüche.

[0009] Die grundlegende Idee der Erfindung besteht darin, die Kontaktschnittstelle über einen Serienspannungsregler und die kontaktlose Schnittstelle über einen Gleichrichter und einen Parallelspannungsregler an die logische Schaltung zu deren Spannungsversorgung, wobei die Ausgänge des Serienspannungsreglers und des Parallelspannungsreglers direkt und umschalterfrei an die Versorgungsspannungs-

eingänge der logischen Schaltung angeschlossen sind.

[0010] Wenn eine solche Chipkarte mit einer Kontaktschnittstelle und einer kontaktlosen Schnittstelle in ein Schreib-/Lesegerät gesteckt wird, liegt entweder an den Kontakten zur Spannungsversorgung der Kontaktschnittstelle eine Versorgungsspannung an oder es wird in der Antennenspule der kontaktlosen Schnittstelle eine Spannung induziert, aus der die Versorgungsspannung für die kontaktlose Schnittstelle gewonnen wird.

Wenn an den Kontakten zur Spannungsversorgung an der Kontaktschnittstelle eine Versorgungsspannung anliegt, zieht der Serienspannungsregler der Kontaktschnittstelle Strom und seine Ausgangsspannung liegt am Parallelspannungsregler an. Es muss vermieden werden, dass der Parallelspannungsregler versucht, die Spannung auf einen niedrigeren Wert zu regeln. Entweder die Sollwerte der beiden Spannungsregler sind präzise aufeinander abgestimmt, oder der Serienspannungsregler gibt über eine Steuerleitung ein Steuersignal an den Parallelspannungsregler der kontaktlosen Schnittstelle ab, welches gemäß einer bevorzugten Ausführungsform der Erfindung den Sollwert des Parallelspannungsreglers nach oben verschiebt, so dass er keinen Strom ableitet. Wenn dagegen im anderen Fall die Chipkarte über die Antennenspule mit Spannung versorgt wird, zieht der Parallelspannungsregler der kontaktlosen Schnittstelle Strom, während der Serienspannungsregler der Kontaktschnittstelle stromlos bleibt. Bei Bestromung gibt der Parallelspannungsregler der kontaktlosen Schnittstelle über eine Steuerleitung ein Steuersignal an den Serienspannungsregler der Kontaktschnittstelle ab, das den Sollwert des Serienspannungsreglers nach unten verschiebt, so dass der Serienspannungsregler ausgeschaltet bleibt.

[0011] Durch die erfindungsgemäß bevorzugte Maßnahme, den Sollwert des Serienspannungsreglers der Kontaktschnittstelle bei bestromtem Parallelspannungsregler der kontaktlosen Schnittstelle zu erniedrigen und bei bestromtem Serienspannungsregler der Kontaktschnittstelle den Sollwert des Parallelspannungsreglers der kontaktlosen Schnittstelle anzuheben, ist keine Umschaltung zwischen den beiden Schnittstellen mehr erforderlich. Es sind daher für die Chipkarte keine Schaltungsanordnungen zur Umschaltung von der einen auf die andere Schnittstelle vorzusehen.

[0012] Ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, die Referenzspannung für den Serienspannungsregler der Kontaktschnittstelle unmittelbar an den Kontakten für die Versorgungsspannung abzunehmen. Wenn keine externe Spannung an den Kontakten zur Spannungsversorgung anliegt, regelt der Serienspannungsregler auf 0V, so dass das Serienstellglied ausgeschaltet ist und das Fließen eines Rückstromes verhindert wird.

[0013] Ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, das von der Kontaktschnittstelle erzeugte Taktsignal mit dem von der kontaktlosen Schnittstelle erzeugten Taktsignal disjunk-

tiv in einem ODER-Gatter zu verknüpfen, um den Takt für die logische Schaltung der Chipkarte zu erzeugen.

[0014] Bei einem dritten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird der von der Kontaktschnittstelle erzeugte Takt dem ersten Eingang eines Filters und der von der kontaktlosen Schnittstelle erzeugte Takt dem zweiten Eingang des Filters zugeführt. Der von der Kontaktschnittstelle erzeugte Takt am ersten Eingang des Filters erniedrigt die Grenzfrequenz für den von der kontaktlosen Schnittstelle erzeugten Takt am zweiten Eingang des Filters. Umgekehrt erniedrigt der von der kontaktlosen Schnittstelle erzeugte Takt am zweiten Eingang des Filters die Grenzfrequenz für den von der Kontaktschnittstelle erzeugten Takt am ersten Eingang des Filters, um den Takt für die logische Schaltung der Chipkarte zu erzeugen. Der für den jeweils anliegenden Takt erforderliche Kanal wird weder gedämpft noch gesperrt, sondern der andere Kanal, so dass bei gleichzeitigem Anliegen eines Taktes von der Kontaktschnittstelle und eines Taktes von der kontaktlosen Schnittstelle die beiden Takte nicht gegenseitig stören, sondern sich nur einer durchsetzt.

[0015] Ein viertes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zeigt eine digitale Lösung bei gleichzeitigem Anliegen eines von der Kontaktschnittstelle und eines von der kontaktlosen Schnittstelle erzeugten Taktes.

[0016] Ein fünftes Ausführungsbeispiel des erfindungsgemäßen Verfahrens sieht vor, ein Warnsignal an die logische Schaltung der Chipkarte abzugeben, wenn sowohl die Kontaktschnittstelle als auch die kontaktlose Schnittstelle gleichzeitig einen Takt erzeugen. Dieses Warnsignal kann zum Beispiel durch die konjunktive Verknüpfung des Taktes der Kontaktschnittstelle mit dem Takt von der kontaktlosen Schnittstelle mittels eines UND-Gatters erzeugt werden.

[0017] Bei einem sechsten Ausführungsbeispiel des erfindungsgemäßen Verfahrens werden in der Kontaktschnittstelle Daten von einem USART- oder einem ersten FIFO-Baustein und in der kontaktlosen Schnittstelle von einem USART- oder einem zweiten FIFO-Baustein gesendet und empfangen. Diese Bausteine sind über einen gemeinsamen Analog-Digital-Datenbus miteinander und mit der logischen Schaltung der Chipkarte verbunden.

[0018] Gemäß einem siebten Ausführungsbeispiel des erfindungsgemäßen Verfahrens erzeugen die Kontaktschnittstelle und die kontaktlose Schnittstelle Rücksetzsignale, Taktsignale und Unterbrechungsanforderungssignale. Die Rücksetzsignale, die Taktsignale und die Unterbrechungsanforderungssignale werden jeweils disjunktiv oder antivalent miteinander verknüpft, um ein gemeinsames Rücksetzsignal, ein gemeinsames Taktsignal und ein gemeinsames Unterbrechungsanforderungssignal zu erzeugen. Das gemeinsame Rücksetzsignal, das gemeinsame Taktsignal und das gemeinsame Unterbrechungsanforderungssignal werden an die logische Schaltung der Chipkarte gesendet.

Dies hat den Vorteil, dass keine Umschaltvorgänge eingeleitet werden.

[0019] Die erfindungsgemäße Chipkarte wird nachfolgend anhand der in den Figuren abgebildeten Ausführungsbeispiele beschrieben und erläutert. In der Zeichnung zeigen:

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Chipkarte für die Spannungsversorgung,

Fig. 2 ein Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Chipkarte,

Fig. 3 ein Blockschaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen Chipkarte und

Fig. 4 ein Schaltungsdetail eines dritten Ausführungsbeispiels der erfindungsgemäßen Chipkarte.

[0020] Bei dem Blockschaltbild in der Fig. 1 sind die Anschlüsse LA und LB einer Antennenspule AL mit den Wechsellspannungseingängen eines Gleichrichters GR verbunden, an dessen Gleichspannungsausgängen eine logische Schaltung LS, ein Parallelspannungsregler PR und ein Serienspannungsregler SR angeschlossen sind. Am einen Gleichspannungsausgang des Gleichrichters GR ist ein Kontakt V- für den negativen Pol einer externen Versorgungsspannungsquelle angeschlossen. Ein Kontakt V+ für den positiven Pol der externen Versorgungsspannungsquelle ist an den Serienspannungsregler SR angeschlossen. Der Steuerausgang des Parallelspannungsreglers PR ist mit dem Steuereingang des Serienspannungsreglers SR verbunden, während der Steuerausgang des Serienspannungsreglers SR mit dem Steuereingang des Parallelspannungsreglers PR verbunden ist. Der Serienspannungsregler SR und die beiden Kontakte V+ und V- gehören zur Kontaktschnittstelle, dagegen sind der Parallelspannungsregler PR, der Gleichrichter GR und die Antennenspule AL Bauteile der kontaktlosen Schnittstelle.

[0021] Wenn der Serienspannungsregler SR über die Kontakte V+ und V- von einer externen Versorgungsspannungsquelle bestromt wird, gibt er ein Steuersignal an den Parallelspannungsregler PR ab, das den Sollwert des Parallelspannungsreglers PR erhöht, so dass dieser keinen Strom ableitet. Wenn dagegen der Parallelspannungsregler PR der kontaktlosen Schnittstelle von der Antennenspule AL mit einer Versorgungsspannung beaufschlagt wird, und diese regelt, gibt er ein Steuersignal an den Serienspannungsregler SR ab, das den Sollwert des Serienspannungsreglers SR erniedrigt, so dass der Serienspannungsregler SR nicht leitet. Die Kontaktschnittstelle bleibt daher ausgeschaltet, weil sie nicht mit einer Versorgungsspannung beaufschlagt wird. Bei Versorgung der Chipkarte über die Antennenspule AL oder über die Kontakte V+ und V- wird daher

automatisch die richtige Schnittstelle - bei Versorgung über die Antennenspule die kontaktlose Schnittstelle, bei Versorgung über die Kontakte die Kontaktschnittstelle - den Strom liefern, ohne dass hierzu Schaltvorrichtungen vorgesehen sind.

[0022] Es wird nun das in der Figur 2 gezeigte Ausführungsbeispiel der erfindungsgemäßen Chipkarte beschrieben und erläutert.

[0023] Die Kontaktschnittstelle KI weist einen Kontakt V+ für den positiven Pol und einen Kontakt V- für den negativen Pol einer externen Versorgungsspannungsquelle, einen Kontakt CL für einen externen Takt, einen Kontakt IO für die Datenübertragung in beide Richtungen und einen Kontakt RE für ein externes Rücksetzsignal auf.

[0024] In der kontaktlosen Schnittstelle KLI ist eine Antennenspule AL mit zwei Anschlüssen LA und LB vorgesehen. Die Dateneingänge und die Datenausgänge der beiden Schnittstellen KI und KLI sowie einer logischen Schaltung MC sind über einen gemeinsamen Analog-Digital-Datenbus ADB miteinander verbunden. Der Taktausgang CL1 der Kontaktschnittstelle KI ist mit dem ersten Eingang eines UND-Gatters U1 und der Taktausgang CL2 der kontaktlosen Schnittstelle KLI mit dem zweiten Eingang des UND-Gatters U1 verbunden, dessen Ausgang mit der logischen Schaltung MC verbunden ist. Die Versorgungsspannungen VDD und VSS der beiden Schnittstellen KI und KLI sind parallel geschaltet und an die logische Schaltung MC angeschlossen. Wenn beide Schnittstellen - die Kontaktschnittstelle KI und die kontaktlose Schnittstelle KLI - gleichzeitig einen Takt CL1 und CL2 erzeugen, sendet das UND-Gatter U1 wegen der konjunktiven Verknüpfung der beiden Takte CL1 und CL2 ein Warnsignal W an die logische Schaltung MC.

[0025] Es wird nun das zweite in der Figur 3 abgebildete Ausführungsbeispiel einer erfindungsgemäßen Chipkarte beschrieben und erläutert.

[0026] In der Kontaktschnittstelle KI sind der Kontakt V+ für den positiven Pol der externen Versorgungsspannungsquelle und der Kontakt V- für den negativen Pol der externen Versorgungsspannungsquelle mit den Versorgungsspannungseingängen eines Taktgenerators CLG, eines UART- oder eines FIFO-Bausteins UA1, einer Referenzspannungsquelle UR und des Serienspannungsreglers SR verbunden. Der Referenzspannungsausgang der Referenzspannungsquelle UR ist mit dem Referenzspannungseingang des Serienspannungsreglers SR verbunden. Der Kontakt IO für die Datenübertragung in beide Richtungen ist mit dem Dateneingang und dem Datenausgang des UART- oder FIFO-Bausteins UA1 verbunden. Der Taktausgang CL1 des Taktgenerators CLG ist mit dem Takteingang des UART- oder des FIFO-Bausteins UA1 verbunden.

[0027] In der kontaktlosen Schnittstelle KLI ist der eine Anschluss LA der Antennenspule AL mit dem einen Dateneingang eines Modulators M, eines Taktregenerators CLR und eines Demodulators DM sowie mit dem

einen Wechselspannungseingang des Gleichrichters GR verbunden, dessen anderer Wechselspannungseingang mit dem anderen Anschluss LB der Antennenspule AL verbunden ist. Die Gleichspannungsausgänge des Gleichrichters GR sind mit den Versorgungsspannungseingängen des Parallelspannungsreglers PR, des Modulators M, des Taktregenerators CLR, des Demodulators DM, eines Decoders DEC, eines U(S)ART- oder eines FIFO-Bausteins UA2 und eines Encoders EN verbunden. Der Demodulator DM ist mit dem Decoder DEC verbunden, der mit dem U(S)ART- oder dem FIFO-Baustein UA2 verbunden ist. Der U(S)ART- oder der FIFO-Baustein UA2 ist mit dem Encoder EN verbunden, dessen Datenausgang mit dem Dateneingang des Modulators M verbunden ist.

[0028] Der UART- oder der FIFO-Baustein UA1 der Kontaktschnittstelle KI und der U(S)ART- oder der FIFO-Baustein UA2 der kontaktlosen Schnittstelle KLI sind über den gemeinsamen Analog-Digital-Datenbus ADB miteinander und mit dem Dateneingang der logischen Schaltung MC verbunden. Die Versorgungsspannungsausgänge VDD und VSS des Serienspannungsreglers SR der Kontaktschnittstelle KI sind parallel zu den Versorgungsspannungsausgängen des Parallelspannungsreglers PR der kontaktlosen Schnittstelle KLI geschaltet und mit den Versorgungsspannungseingängen der logischen Schaltung MC verbunden. Der Versorgungsspannungsausgang VSS bildet das Bezugspotential. Der Taktausgang CL1 des Taktgenerators CLG der Kontaktschnittstelle KI ist mit dem ersten Eingang eines UND-Gatters U1 und eines ODER-Gatters O1 verbunden. Der Taktausgang CL2 des Taktregenerators CLR der kontaktlosen Schnittstelle KLI ist mit dem zweiten Eingang des UND-Gatters U1 und mit dem zweiten Eingang des ODER-Gatters O1 verbunden. Der Kontakt RE für das externe Rücksetzsignal RE1 der Kontaktschnittstelle KI ist mit dem ersten Eingang eines ODER-Gatters O2 verbunden, während der Rücksetzsignal RE2 des Demodulators DM der kontaktlosen Schnittstelle KLI mit dem zweiten Eingang des ODER-Gatters O2 verbunden ist. Der Unterbrechungsausgang IR1 des UART- oder des FIFO-Bausteins UA1 der Kontaktschnittstelle KI ist mit dem ersten Eingang eines ODER-Gatters O3 verbunden, während der Unterbrechungsausgang IR2 des U(S)ART- oder des FIFO-Bausteins UA2 der kontaktlosen Schnittstelle KLI mit dem zweiten Eingang des ODER-Gatters O3 verbunden ist. Der Ausgang des UND-Gatters U1 ist mit einem Steuereingang W, der Ausgang des ODER-Gatters O1 mit dem Takteingang CL, der Ausgang des ODER-Gatters O2 mit dem Rücksetzeingang RE und der Ausgang des ODER-Gatters O3 mit dem Unterbrechungseingang IR der logischen Schaltung MC verbunden. Der Steuerungsausgang des Parallelspannungsreglers PR der kontaktlosen Schnittstelle KLI ist mit dem Steuereingang des Serienspannungsreglers SR verbunden und/oder der Steuerungsausgang des Serienspannungsreglers SR ist mit dem Steuerungseingang des Parallelspannungsreglers PR

verbunden. Alternativ dazu kann der Steuerausgang des Serienspannungsreglers SR mit dem Steuereingang des Parallelspannungsreglers PR verbunden sein. Es können aber auch beide Steuerverbindungen vorgesehen sein.

[0029] Wenn der Serienspannungsregler SR der Kontaktschnittstelle KI über die Kontakte V+ und V-, an denen die externe Versorgungsspannungsquelle anliegt, Strom zieht, steuert er den Sollwert des Parallelspannungsreglers PR der kontaktlosen Schnittstelle KLI nach oben, wodurch dieser stromlos bleibt, auch wenn sein Sollwert ursprünglich nicht präzise eingestellt war. Zieht dagegen der Parallelspannungsregler PR der kontaktlosen Schnittstelle KLI Strom von der Antennenspule AL, so verschiebt er den Sollwert des Serienspannungsreglers SR der Kontaktschnittstelle KI nach unten, wodurch der Serienspannungsregler inaktiviert bleibt. Es wird daher sichergestellt, ohne dass Schaltmittel irgendwelche Umschaltvorgänge vornehmen, dass sich die Spannungsregler der beiden Schnittstellen nicht stören.

[0030] Der Datenaustausch zwischen dem UART- oder dem FIFO-Baustein UA1 der Kontaktschnittstelle KI, dem U(S)ART- oder FIFO-Baustein UA2 der kontaktlosen Schnittstelle KLI und der logischen Schaltung MC erfolgt über den gemeinsamen Analog-Digital-Datenbus ADB. Ein UART- und ein U(S)ART- Baustein arbeitet als Sender und Empfänger für serielle Daten (Universal Synchronous/Asynchronous/Receiver/Transmitter). Ein FIFO-Baustein ist ein Zwischenspeicher für Daten. FIFO steht für FIRST IN, FIRST OUT. Hier wird ein FIFO-Register optional in Verbindung mit einem U(S)ART verwendet.

[0031] Die vom Taktgenerator CLG der Kontaktschnittstelle KI gelieferten Taktsignale CL1 werden im ODER-Gatter 01 mit den vom Taktregenerator CLR der kontaktlosen Schnittstelle KLI erzeugten Taktsignalen CL2 disjunktiv zu einem Taktsignal CL verknüpft, das die logische Schaltung MC taktet. Analog dazu wird das am Kontakt RE der Kontaktschnittstelle KI abgenommene Rücksetzsignal RE1 im ODER-Gatter 02 mit dem Rücksetzsignal RE2 des Demodulators DM disjunktiv zu einem gemeinsamen Rücksetzsignal RE verknüpft, das am Rücksetzeingang der logischen Schaltung MC anliegt. Das Unterbrechungsaufforderungssignal IR1 des UART- oder des FIFO-Bausteins UA1 der Kontaktschnittstelle KI wird mit dem Unterbrechungsanforderungssignal IR2 des U(S)ART- oder des FIFO-Bausteins UA2 der kontaktlosen Schnittstelle KLI im ODER-Gatter 03 disjunktiv zu einem gemeinsamen Unterbrechungsanforderungssignal IR für die logische Schaltung MC verknüpft.

[0032] Der Takt CL1 des Taktgenerators CLG der Kontaktschnittstelle KI wird mit dem Takt CL2 des Taktregenerators CLR der kontaktlosen Schnittstelle KLI im UND-Gatter U1 konjunktiv verknüpft, um ein Warnsignal W zu erzeugen, das der logischen Schaltung MC zugeführt wird. Liefert sowohl der Taktgenerator CLG als

auch der Taktregenerator CLR jeweils einen Takt CL1 bzw. CL2, so gibt das UND-Gatter U1 an seinem Ausgang eine logische 1 an die logische Schaltung MC ab, welche diese logische 1 als Warnsignal W interpretiert und gegebenenfalls geeignete Schutzmaßnahmen einleitet.

[0033] Bei einem dritten Ausführungsbeispiel einer erfindungsgemäßen Chipkarte ist dem ODER-Gatter 01 in der Fig. 3 ein Verzögerungsglied vorgeschaltet, das in Fig. 4 abgebildet ist.

[0034] Der vom Taktgenerator CLG erzeugte Takt CL1 wird dem Setzeingang S einer ersten Kippstufe MF1 und dem Takteingang T einer zweiten monostabilen Kippstufe MF2 und dem ersten Eingang eines UND-Gatters U2 zugeführt, während der vom Taktregenerator CLR der kontaktlosen Schnittstelle KLI generierte Takt CL2 dem Setzeingang S der monostabilen Kippstufe MF2 und dem Takteingang T der monostabilen Kippstufe MF1 und dem ersten Eingang eines UND-Gatters U3 zugeführt wird. Das Ausgangssignal der monostabilen Kippstufe MF1 wird invertiert dem zweiten Eingang des UND-Gatters U3 zugeführt, dessen Ausgang mit dem ersten Eingang des ODER-Gatters 01 verbunden ist, während analog dazu das Ausgangssignal der monostabilen Kippstufe MF2 invertiert dem zweiten Eingang des UND-Gatters U2 zugeführt wird, dessen Ausgang mit dem zweiten Eingang des ODER-Gatters 01 verbunden ist. Der Ausgang des ODER-Gatters 01, an dem der Takt CL für die logische Schaltung MC abnehmbar ist, ist mit dem Takteingang der logischen Schaltung MC verbunden.

[0035] Ein an der monostabilen Kippstufe MF1 liegendes Taktsignal CL1 sperrt das UND-Gatter U3, wird aber über das UND-Gatter U2 und das ODER-Gatter 01 an den Takteingang CL der logischen Schaltung MC weitergeleitet. Sinngemäß sperrt ein Taktsignal CL2 vom Taktregenerator CLR der kontaktlosen Schnittstelle KLI das UND-Gatter U2, während es gleichzeitig über das UND-Gatter U3 und das ODER-Gatter 01 zum Takteingang CL der logischen Schaltung MC geleitet wird. Liefert sowohl der Taktgenerator CLG der Kontaktschnittstelle KI als auch der Taktregenerator CLR der kontaktlosen Schnittstelle KLI gleichzeitig ein Taktsignal, so werden beiden UND-Gatter U2 und U3 gesperrt. Am Takteingang CL der logischen Schaltung MC liegt in diesem Fall daher kein Taktsignal an.

[0036] Im Stromversorgungspfad der Kontaktschnittstelle KI kann zum Beispiel eine Diode vorgesehen sein, um einen Rückstrom zu vermeiden, falls der Serienspannungsregler SR einen Rückstrom nicht unterbindet.

[0037] Die erfindungsgemäße Chipkarte kann sowohl mit einem Schreib-/Lesegerät kommunizieren, das elektrische Kontakte aufweist oder mit einem Schreib-/Lesegerät, das zur Energie- und Datenübertragung eine Antennenspule vorsieht. Ohne dass auf der Chipkarte Schaltmittel zum Umschalten vorgesehen sind, wird bei einer in ein Schreib-/Lesegerät gesteckten erfindungs-

gemäßen Chipkarte stets die angesprochene Schnittstelle - die Kontaktschnittstelle oder die kontaktlose Schnittstelle - aktiviert, während die andere im inaktivierten oder ausgeschalteten Zustand bleibt. Für den Fall, dass beide Schnittstellen ein Taktsignal liefern, wird ein Warnsignal erzeugt, das geeignete Schutzmaßnahmen einleitet.

[0038] Für die logische Schaltung MC ist vorzugsweise zum Beispiel ein Microcontroller oder ein Microprozessor besonders gut geeignet.

[0039] Weil auf der erfindungsgemäßen Chipkarte keinerlei Schaltmittel zum Umschalten von der Kontaktschnittstelle auf die kontaktlose Schnittstelle und umgekehrt angeordnet sind, die angesprochene Schnittstelle aber trotzdem aktiviert wird, ist der auf der erfindungsgemäßen Chipkarte angeordnete Chip ohne großen Aufwand leicht integrierbar.

#### Patentansprüche

1. Chipkarte mit einer Kontaktschnittstelle (KI) und einer kontaktlosen Schnittstelle (KLI) sowie mit einer integrierten logischen Schaltung (LS), welche von einer der beiden Schnittstellen (KL, KLI) mit Spannung zur Spannungsversorgung beaufschlagbar ist, **dadurch gekennzeichnet, dass** die Kontaktschnittstelle (KI) über einen Serienspannungsregler (SR) und die kontaktlose Schnittstelle (KLI) über einen Gleichrichter (GR) und einen Parallelspannungsregler (PR) an die logische Schaltung (LS) gekoppelt ist, wobei die Ausgänge des Serienspannungsreglers (SR) und des Parallelspannungsreglers (PR) direkt und damit umschalterfrei an die Versorgungsspannungseingänge (VDD, VSS) der logischen Schaltung (LS) angeschlossen sind.
2. Chipkarte nach Anspruch 1, **dadurch gekennzeichnet, dass** die Spannungsausgänge des Parallelspannungsreglers (PR) und des Serienspannungsreglers (SR) unmittelbar miteinander verbunden sind.
3. Chipkarte nach Anspruch 1 oder 2, **dadurch gekennzeichnet, dass** der Serienspannungsregler (SR) und/oder der Parallelspannungsregler (PR) mindestens einen Regeleingang aufweisen zur Einstellung eines jeweiligen Sollwertes, und dass dieser Regeleingang vom jeweils anderen Spannungsregler (PR, SR) beaufschlagbar ist.
4. Chipkarte nach Anspruch 3, **dadurch gekennzeichnet, dass** der Sollwert des Serienspannungsreglers (SR) zu kleineren Spannungen hin nach unten verschoben wird, wenn der Parallelspannungsregler (PR) Strom zieht und/oder dass der Sollwert des Parallelspannungsreglers

(PR) zu höheren Spannungen hin nach oben verschoben wird, wenn der Serienspannungsregler (SR) Strom liefert.

5. Chipkarte nach einem der Ansprüche 1 bis 4, **dadurch gekennzeichnet, dass** der Serienspannungsregler (SR) rückstromfrei ausgebildet ist.
6. Chipkarte nach einem der Ansprüche 1 bis 5, **dadurch gekennzeichnet, dass** eine Referenzspannung für den Serienspannungsregler (SR) aus einer Versorgungsspannung an Eingangskontakten (V+, V-) des Serienspannungsreglers (SR) abgenommen wird.
7. Chipkarte nach Anspruch 6, **dadurch gekennzeichnet, dass** der Serienspannungsregler (SR) nicht leitet, wenn an den Eingangskontakten (V+, V-) keine Spannung anliegt.
8. Chipkarte nach einem der Ansprüche 1 bis 7, **dadurch gekennzeichnet, dass** die Kontaktschnittstelle (KI) und die kontaktlose Schnittstelle (KLI) jeweils Taktgänge (CL1, CL2) aufweisen, wobei diese Taktgänge (CL1, CL2) so verknüpft sind, dass nur eine einzige Taktleitung (CL1 oder CL2) Taktsignale an die logische Schaltung (LS) weiterleitet.
9. Chipkarte nach Anspruch 8, **dadurch gekennzeichnet, dass** zur Verknüpfung ein oder mehrere Logikgatter (U1) eingesetzt sind.
10. Chipkarte nach einem der Ansprüche 1 bis 8, **dadurch gekennzeichnet, dass** die Verknüpfung über eine digitale und/oder analoge Filtereinrichtung derart erfolgt, dass beim Auftreten eines Taktsignales auf einer Taktleitung (z.B. CL1) die Grenzfrequenz für das andere Taktsignal (z.B. CL2) soweit abgesenkt wird, dass die Übertragung dieses anderen Taktsignales (z.B. CL2) für die Dauer des Vorhandenseins des ersten Taktsignales (z.B. CL1) verhindert ist.
11. Chipkarte nach einem der Ansprüche 1 bis 10, **dadurch gekennzeichnet, dass** eine Warneinrichtung vorgesehen ist zur Erzeugung eines Warnsignales, wenn an beiden Taktleitungen (CL1, CL2) ein Taktsignal detektiert wird.
12. Chipkarte nach einem der Ansprüche 1 bis 11, **dadurch gekennzeichnet, dass** die Kontaktschnittstelle (KI) und die kontaktlose Schnittstelle (KLI) jeweils mindestens einen Interrupt-Request-Ausgang aufweisen und die logische Schaltung (LS) hierfür getrennte Eingänge besitzt, denen IR-Signale (IR1, IR2) dieser Interrupt-Request-Ausgänge zugeführt werden.

13. Chipkarte nach einem der Ansprüche 1 bis 11,  
dadurch gekennzeichnet, dass die Kontaktschnittstelle (KI) und die kontaktlose Schnittstelle (KLI) jeweils mindestens einen Interrupt-Request-Ausgang aufweisen und die logische Schaltung (LS) hierfür einen gemeinsamen Eingang besitzt, dem die IR-Signale (IR1, IR2) dieser Interrupt-Request-Ausgänge über ein Oder-Gatter logisch verknüpft zugeführt wird. 5
14. Chipkarte nach einem der Ansprüche 1 bis 13,  
dadurch gekennzeichnet, dass die Kontaktschnittstelle (KI) und kontaktlose Schnittstelle (KLI) und die logische Schaltung (LS) über einen Adress-Daten-Bus miteinander verbunden sind. 10 15
15. Chipkarte nach Anspruch 14,  
dadurch gekennzeichnet, dass in der Kontaktschnittstelle (KI) Daten von einem UART- oder einem ersten FIFO-Baustein (UA1) und in der kontaktlosen Schnittstelle (KLI) von einem USART- oder einem zweiten FIFO-Baustein (UA2) gesendet und empfangen werden und dass der UART-, der USART-Baustein oder die FIFO-Bausteine (UA1, UA2) über einen gemeinsamen Analog-Digital-Datenbus (ADB) mit der logischen Schaltung (LS) verbunden sind. 20 25
16. Chipkarte nach Anspruch 14 oder 15,  
dadurch gekennzeichnet, dass die Dateneingänge und die Datenausgänge der Kontaktschnittstelle (KI) und der kontaktlosen Schnittstelle (KLI) sowie der logischen Schaltung (MC) über einen gemeinsamen Analog-Digital-Datenbus (ADB) miteinander verbunden sind, dass der Takt- 30  
ausgang (CL1) der Kontaktschnittstelle (KI) mit dem ersten Eingang eines ersten UND-Gatters (U1) und der Takt-  
ausgang (CL2) der kontaktlosen Schnittstelle (KLI) mit dem zweiten Eingang des ersten UND-Gatters (U1) verbunden ist, dessen Ausgang mit dem Takt- 35  
eingang (CL) der logischen Schaltung (MC) verbunden ist, dass die Versorgungsspannungsausgänge (VDD, VSS) der Kontaktschnittstelle (KI) und der  
kontaktlosen Schnittstelle (KLI) parallelgeschaltet und an die logische Schaltung (MC) angeschlossen sind. 40 45

50

55




Fig. 1




Fig. 2




Fig. 3




Fig. 4

EP 1 174 820 A1



Europäisches  
Patentamt

EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung  
EP 00 11 5669

EINSCHLÄGIGE DOKUMENTE			
Kategorie	Kennzeichnung des Dokuments mit Angabe, soweit erforderlich, der maßgeblichen Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.7)
A	US 6 003 777 A (KOWALSKI JACEK) 21. Dezember 1999 (1999-12-21) * Spalte 2, Zeile 66 - Spalte 4, Zeile 12 * * Abbildungen 1,2 * ----	1	606K19/07
A	WO 99 42952 A (REINER ROBERT ;SIEMENS AG (DE)) 26. August 1999 (1999-08-26) * Spalte 3, Zeile 36 - Spalte 7, Zeile 11 * * Abbildungen 1,2 * -----	1	
			RECHERCHIERTE SACHGEBIETE (Int.Cl.7)
			606K
Der vorliegende Recherchenbericht wurde für alle Patentansprüche erstellt			
Recherchenort <b>DEN HAAG</b>		Abschlußdatum der Recherche <b>13. Dezember 2000</b>	Prüfer <b>Rydman, J</b>
KATEGORIE DER GENANNTEN DOKUMENTE X : von besonderer Bedeutung allein betrachtet Y : von besonderer Bedeutung in Verbindung mit einer anderen Veröffentlichung derselben Kategorie A : technologischer Hintergrund O : nichtschriftliche Offenbarung P : Zwischenliteratur		T : der Erfindung zugrunde liegende Theorien oder Grundsätze E : älteres Patentdokument, das jedoch erst am oder nach dem Anmeldedatum veröffentlicht worden ist D : in der Anmeldung angeführtes Dokument L : aus anderen Gründen angeführtes Dokument & : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument	

EPO FORM 1503 03.92 (P4C03)

**ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT  
ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.**

EP 00 11 5669

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentedokumente angegeben.  
Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am  
Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

13-12-2000

Im Recherchenbericht angeführtes Patentedokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US 6003777 A	21-12-1999	FR 2752076 A	06-02-1998
		AT 193389 T	15-06-2000
		AU 722833 B	10-08-2000
		AU 3624497 A	25-02-1998
		CN 1227646 A	01-09-1999
		DE 69702137 D	29-06-2000
		EP 0917684 A	26-05-1999
		WO 9806057 A	12-02-1998
WO 9942952 A	26-08-1999	EP 0953936 A	03-11-1999
		BR 9909202 A	14-11-2000

EPO FORM P0481

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Patentamts, Nr.12/82